-
半导体分析机构 Kurnal Insights 放出照片,芯片由**两颗尺寸完全相同的裸片垂直堆叠**而成(11.13 × 10.84 mm,单裸片面积约 120.65 mm²,略小于前代麒麟 9030S 的 122 mm²),两颗分工明确,晶体管密度提升约 55%,被官方称为首款"韬定律逻辑折叠"芯片。
-
继此前决定上调 10%~20% 后,消息称台积电计划 2027Q1 针对最先进晶圆出货价**再上调 6%~8%**,理由是制造成本与电力费用上涨;2nm 订单激增,晶圆订单目标较原计划提高 15%~20%。
-
在 GAA 纳米片逼近漏电/迁移率/寄生电阻瓶颈后,泛林提出自对准互补场效应晶体管(SA-CFET),有望把 CMOS 推进至 10 Å 及以下,SRAM 单元面积较 N3 **缩小 52.7%**。
-
The Next Platform 指出 HBM4 的"含金量"约为其重量的 15 倍——存储厂商业绩正被 HBM4 结构性拉高。
-
报告聚焦"Die Bank"、台积电持续代工与 **HBM 才是真正瓶颈**,是理解国产算力供给节奏的关键一篇。
-
以创纪录价格补齐"AI 模型信用",横跨芯片与具身/世界模型两端。
-
一种可能方案是前端先进工艺由 Intel 14A 供,后端接台积电补良率/封装/工厂运营——"更相信中国制造"的一次策略对冲。